DDR SDRAM简单介绍
版图
0 字 / 约 0 分钟
2013/7/2
一篇搞懂什么是 DDR、DDR2、DDR3…以及设计时要注意的关键信号
1. DDR ≠ 内存条
“DDR” 只是 DDR SDRAM 的口语缩写，全称：
Double Data Rate Synchronous Dynamic Random Access Memory
中文：双倍速率同步动态随机存储器。
2. 家族族谱
| 世代 | 核心特征 | 典型电压 | 常见速率* |
|---|---|---|---|
| SDR SDRAM | 单沿采样 | 3.3 V | PC100 / PC133 |
| DDR | 双沿采样 x2 速率 | 2.5 V | DDR-200 ~ 400 |
| DDR2 | 4-bit 预取 | 1.8 V | DDR2-400 ~ 800 |
| DDR3 | 8-bit 预取 | 1.5 V | DDR3-800 ~ 1600 |
| DDR4 / DDR5 | 继续翻倍预取 & 更低电压 | 1.2 V / 1.1 V | 3200+ |
* 速率 = MT/s（百万次传输/秒），非 MHz。
3. 三大趋势
- 速度↑：每代翻倍
- 延迟↑：预取级数增加，但绝对延迟仍在可控范围
- 功耗↓：电压一路走低
4. 别把 DDR 和双通道混为一谈
| DDR/X | 双/三通道 |
|---|---|
| 内存芯片/条的技术规范 | 主板上并行访问技术 |
| 与通道数无关 | 可与不同速率条混插（不推荐） |
5. 版图 & 设计必看的 6 根信号
| 信号 | 方向 | 说明 | 设计提示 |
|---|---|---|---|
| CLK | IN | 时钟上升沿采样所有输入 | 长度匹配、差分走线 |
| CKE | IN | 时钟使能 & 省电/自刷新 | 上拉，靠近主控 |
| CS# | IN | 片选（低有效） | 上拉电阻，减少毛刺 |
| RAS# | IN | 行地址选通（低有效） | 与 CS# 同步 |
| CAS# | IN | 列地址选通（低有效） | 同上 |
| WE# | IN | 写使能（低有效） | 注意建立/保持时间 |
所有命令线需 并联端接、等长走线，避免反射与时序漂移。
6. 一句话总结
DDR 只是内存规范，双通道是主板玩法；版图阶段盯紧 6 根命令线，就能让高速存储跑稳不翻车。